# This Page Is Inserted by IFW Operations and is not a part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-093837

(43)Date of publication of application: 06.04.2001

(51)Int.CI.

H01L 21/205 H01L 21/20

H01L 21/203

(21)Application number: 11-264706

(71)Applicant: CANON INC

(22)Date of filing:

20.09.1999


(72)Inventor: MIYAZAWA SEIICHI

# (54) STRUCTURE OF SEMICONDUCTOR THIN FILM AND MANUFACTURING METHOD THEREFOR

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a manufacturing method and a structure of a semiconductor thin film for forming a high-quality semiconductor material having few defects without restriction of the substrate even if there is a difference in lattice constant between that of the substrate and of the semiconductor material formed thereon.

SOLUTION: A semiconductor layer comprises a semiconductor film 104 as an uppermost film with a desired lattice constant different from that of the substrate is formed on the substrate with a reference face. The structure is manufactured to a structure, having the reference face and at least one or more slant faces slanted from the reference face. Then, selective growth is started from the slant face, and a semiconductor crystal film 7 almost in lattice alignment with the semiconductor film 104 as with the desired lattice constant is formed. The semiconductor



film 7 has at least partly a flat face by having it extend sidewise in parallel with the reference face.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

#### (19)日本国特許庁 (JP)

#### (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-93837 (P2001-93837A)

(43)公開日 平成13年4月6日(2001.4.6)

(51) Int.Cl. <sup>7</sup>	識別	列記号 F	I		デー	73-1 (参考)
H01L	21/205	н	0 1 L	21/205		5 F O 4 5
	21/20			21/20		5 F O 5 2
	21/203			21/203	м	5 F 1 O 3

#### 審査請求 未請求 請求項の数37 OL (全 21 頁)

(21)出顯番号	特顧平11-264706	(71)出願人	000001007
	·		キヤノン株式会社
(22)出顧日	平成11年9月20日(1999.9.20)		東京都大田区下丸子3丁目30番2号
		(72)発明者	宮澤 誠一
			東京都大田区下丸子3丁目30番2号 キヤ
			ノン株式会社内
		(74)代理人	100086483
			弁理士 加藤 一男
		ł	


最終頁に続く

#### (54) 【発明の名称】 半導体薄膜構造とその作製法

#### (57)【要約】

【課題】元の基板とその上に形成する半導体材料の格子 定数が異なっていても欠陥の少ない良質の半導体材料を 形成でき基板に制限されない半導体薄膜構造の作製法、 そうした半導体薄膜構造である。

【解決手段】基準面を持つ基板上に、基板の格子定数とは異なる所望の格子定数の半導体膜104を最上膜として含む半導体層が形成される。この構造は加工されて、基板の基準面と基準面から傾いた面を少なくとも1つ以上有する構造にされる。傾いた面から選択的に成長が発生して所望の格子定数の半導体膜104とほぼ格子整合した半導体結晶膜7が形成される。半導体結晶膜7は、基準面にほぼ平行に横に広がることにより平坦な表面を少なくとも部分的に有する。



2

#### 【特許請求の範囲】

【請求項1】基板上に該基板の格子定数とは異なる所望の格子定数の半導体膜を最上膜として含む半導体層が形成された構造が加工されて、該基板の基準面と該基準面から傾いた面を少なくとも1つ以上有する構造にされた基板構造を有し、該傾いた面から選択的に成長が発生して該所望の格子定数の半導体膜とほぼ格子整合した半導体結晶膜が形成され、該選択的に成長した半導体結晶膜が、基準面にほぼ平行に横に広がることにより形成された平坦な表面を少なくとも部分的に有することを特徴とする半導体薄膜構造。

1

【請求項2】該半導体層が少なくとも2つ以上の格子定数を持つ半導体膜を含んで形成されている請求項1記載の半導体薄膜構造。

【請求項3】該半導体層の少なくとも一部分に、超格子を含んでいる請求項1記載の半導体薄膜構造。

【請求項4】該半導体層の少なくとも一部分に、高濃度 の不純物を含んでいる請求項1記載の半導体薄膜構造。

【請求項5】該半導体層の少なくとも一部分の組成が徐々に変化している請求項1記載の半導体薄膜構造。

【請求項6】該基板が(100)面の基準面を有している請求項1乃至5の何れかに記載の半導体薄膜構造。

【請求項7】(100)面上に、(100)面から<0 -11>方向に傾斜した該傾いた面が<0-1-1>方 位にストライプ状に形成されている請求項6記載の半導 体薄膜構造。

【請求項8】(100)面上に、(100)面から<0 -1-1>方向に傾斜した該傾いた面が<0-11>方 位にストライプ状に形成されている請求項6記載の半導 体薄膜構造。

【請求項9】(100)面上に、該傾いた面がストライプ状に形成され、その伸びている方向と<0-1-1>軸の成す角が45°から80°である請求項6記載の半導体薄膜構造。

【請求項10】 (100) 面上に、該傾いた面がストライプ状に形成され、その伸びている方向と<0-1-1>軸の成す角が15°から35°である請求項6記載の 半導体薄膜構造。

【請求項11】該傾いた面と(100)面の成す角度が 20°付近より小さい請求項6乃至10の何れかに記載 40 の半導体薄膜構造。

【請求項12】該傾いた面と(100)面の成す角度が 30°付近である請求項6乃至10の何れかに記載の半 導体薄膜構造。

【請求項13】該基板が単元素基板または2元混晶化合物半導体から成り、該基板上に成長させる半導体層が3元以上の混晶化合物半導体である請求項1乃至12の何れかに記載の半導体薄膜構造。

【請求項14】該基板が2元混晶以上の化合物半導体により形成されている請求項1乃至12の何れかに記載の50

半導体薄膜構造。

【請求項15】該傾いた面が、ストライブ状に平行に形成された複数の凸部の傾斜面である請求項1乃至14の何れかに記載の半導体薄膜構造。

【請求項16】該複数の凸部の傾斜面に選択的に形成される半導体結晶膜が、1つに繋がっている請求項15記載の半導体薄膜構造。

【請求項17】該複数の凸部の傾斜面に選択的に形成される半導体結晶膜の上に他の材料の半導体結晶膜が形成され更にその上に該選択的に形成される半導体結晶膜に格子整合した半導体結晶膜が形成される請求項15または16記載の半導体薄膜構造。

【請求項18】複数の凸部間に、該凸部の傾斜面に選択的に形成される半導体結晶膜に覆われて、基準面に対してほぼ平行に空洞が形成されている請求項15、16または17記載の半導体薄膜構造。

【請求項19】基準面を有する基板上に基板と格子定数の異なる所望の格子定数の半導体膜を最上膜として含む半導体層を成長する工程と、該半導体層が成長した基板を加工する工程と、該加工で形成された基準面から傾いた面上に該所望の格子定数の半導体膜とほぼ格子整合した半導体結晶膜を該基準面とほぼ平行な横方向に選択成長する工程を含んでいることを特徴とする半導体薄膜形成法。

【請求項20】該半導体層が成長した基板を加工する工程において、該傾いた面は該所望の格子定数の半導体膜またはそれを含む層をエッチングすることにより形成される請求項19記載の半導体薄膜形成法。

【請求項21】該半導体層が成長した基板を加工する工程において、該所望の格子定数の半導体膜またはそれを含む層をエッチングした後、該エッチングした全面上に下地と格子整合した膜を形成して該傾いた面を形成する請求項19記載の半導体薄膜形成法。

【請求項22】該選択成長により形成した半導体結晶膜上に再度選択成長を施す工程を含んでいる請求項19、20または21記載の半導体薄膜形成法。

【請求項23】該選択成長により形成した半導体結晶膜を再度加工した後、該半導体結晶膜上に再度選択成長する請求項22記載の半導体薄膜形成法。

【請求項24】該選択成長により形成した半導体結晶膜 を剥離する工程を含んでいる請求項19乃至23の何れ かに記載の半導体薄膜形成法。

【請求項25】該選択成長により形成した半導体結晶膜は機械的に剥離される請求項24記載の半導体薄膜形成法。

【請求項26】該傾いた面に選択的に形成される半導体結晶膜の上に他の材料の半導体結晶膜が形成され更にその上に該選択的に形成される半導体結晶膜に格子整合した半導体結晶膜が形成されつつ該基板と該選択的に形成される半導体結晶膜との間に部分的に空洞が形成され、

この空洞からエッチング液を導入して該他の材料の半導体結晶膜をエッチングすることで該半導体結晶膜を剥離する請求項24記載の基板構造作製法。

【請求項27】該基板と格子定数の異なる所望の格子定数の半導体膜を最上膜として含む半導体層を成長する工程において、基板と格子定数の異なる半導体膜の組成が徐々に変化している請求項19乃至26の何れかに記載の半導体薄膜形成法。

【請求項28】該基板と格子定数の異なる所望の格子定数の半導体膜を最上膜として含む半導体層を成長する工程において、超格子を形成する工程を含む請求項19乃至26の何れかに記載の半導体薄膜形成法。

【請求項29】該基板と格子定数の異なる所望の格子定数の半導体膜を最上膜として含む半導体層を成長する工程において、温度の変化を加える工程を含む請求項19乃至26の何れかに記載の半導体薄膜形成法。

【請求項30】該基板と格子定数の異なる所望の格子定数の半導体膜を最上膜として含む半導体層を成長する工程において、該半導体層の少なくとも一部分に高濃度の不純物を含ませる工程を含む請求項19乃至26の何れ 20かに記載の半導体薄膜形成法。

【請求項31】該半導体層が成長した基板を加工する工程において、該基準面が(100)面であり、該基準面から傾いた面と(100)面の成す角度が20°付近より小さい請求項19乃至30の何れかに記載の半導体薄膜形成法。

【請求項32】該半導体層が成長した基板を加工する工程において、該基準面が(100)面であり、該基準面から傾いた面と(100)面の成す角度が30°付近である請求項19乃至30の何れかに記載の半導体薄膜形成法。

【請求項33】該半導体層が成長した基板を加工する工程において、該基準面が(100)面であり、該基準面から傾いた面は(111)面である請求項19乃至30の何れかに記載の半導体薄膜形成法。

【請求項34】該半導体層が成長した基板を加工する工程において、該基準面が(100)面であり、該基準面から傾いた面が延びている方向と<0-1-1>軸の成す角度が45°から80°である請求項19乃至33の何れかに記載の半導体薄膜形成法。

【請求項35】該半導体層が成長した基板を加工する工程において、該基準面が(100)面であり、該基準面から傾いた面が延びている方向と<0-1-1>軸の成す角度が15°から35°である請求項19乃至33の何れかに記載の半導体薄膜形成法。

【請求項36】該半導体結晶膜を該基準面とほぼ平行な 横方向に選択成長する工程において、該傾いた面の少な くとも一部を残して選択成長膜が形成され、該選択成長 膜をマスクとしてMBE法、MOCVD法、MOVPE 法、CBE法、或はハイドライドVPE法により該半導 50 体結晶膜が選択的に形成される請求項19乃至35の何れかに記載の半導体薄膜形成法。

【請求項37】請求項1乃至18の何れかに記載の半導 体薄膜構造を用いて構成されたことを特徴とする半導体 デバイス。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、化合物半導体材料 を利用した半導体デバイス等に使用される半導体薄膜構造及びその作製法に関する。

[0002]

【従来技術】GaAs、InP系に代表される単結晶化合物半導体材料は、高速トランジスタ、フォトディテクタ、半導体レーザ、発光ダイオード等に広く用いられ、重要な材料となっている。さらに近年、MOCVD法、MBE法、CBE法などによる結晶成長法の改善により、超薄膜構成が実現され、これまでにない優れた特性のデバイスを実現させている。しかし、この様な優れた特性を有する材料でありながら、多くの化合物半導体材料はまだ未開発の状況にある。その要因は、化合物半導体を成長する為の基板が限られていることにある。

【0003】優れた特性を有する化合物半導体デバイスを作製しようとした場合、欠陥の少ない半導体材料を成長する必要がある。基板の格子定数と成長する化合物半導体材料の格子定数がずれていると、成長した化合物半導体材料に欠陥が入り、所望の特性が得られないことになる。現在実用化されている基板としては、Si、GaAs、InP、InAs、InSb等が挙げられるが、これらの基板に整合した化合物半導体材料のみが実用化されているのが現状である。よって、任意の格子定数を有ずる化合物半導体材料を成長する技術は、今後の化合物半導体材料技術の発展に大きな影響力を及ぼすと考えられる。

【0004】基板の格子定数と異なった材料を成長する 検討例としては、Si基板上にGaAsデバイスを形成 したものが挙げられる。Si基板上に欠陥の少ないGa Asを成長する為に、SiとGaAs膜の界面にこれら 2つの材料の中間の格子定数を持つ層を形成する手法 や、貫通転位を低減する為に超格子構造を入れる手法 や、一旦低温でGaAsを形成した後に温度を上げて結 晶化して結晶の欠陥を低温層に閉じ込める2段階成長法 など、幾つかの格子緩和法および欠陥低減法が提案され ている。これらの検討の結果、Si基板の上に室温連続 発振するGaAs半導体レーザを実現するまでに至って いる。

【0005】しかし、残念ながら寿命が短く、また特性的にもGaAs基板上に作製した物とは大きな差があり、実用化には至っていない。この根本的原因は、格子定数の違いにより発生した欠陥を低減出来ていないことにある。

の示 、お的目の即簽本【題舞るやちぐよし光解や即発】 [9000]

。るあコとこるも典数 半導体薄膜構造の作製法、そうした半導体薄膜構造等を いなれる別時コ 政基系示Sの3 などの3 A n l や i 2、きケ加汛を料材本単半の貿易いな心の副犬よブバブ 基板とその上に形成する半導体材料の格子定数が異なっ

得ることができる。傾いた面に下地の半導体膜とほぼ格 多類晶結本彰半の預見で許多竣玄千沓の星雨の意士 バル なし、最初のInP等の基板の格子定数に存むな ま面を少なくとも部分的に有することを特徴とする。こ な出平式れる気紙でよコとこるな立い費い行平割割り面 類晶結本薬半式し合盤千格割割く類本薬半の竣気千路の 室而越ア」上発が長敖川的用塞るが面式が刺越、し許多 た面を少なくとも 1 つ以上有する構造にされた基板構造 株造が加工されて、該基板の基準面と該基準面から傾い 式れち気形は層本尊半む合プノン類土最を類本尊半の数 宝石子は、
会の
会の 多面準基の等面(100I) 本発期 (100) 面等の基準面を る下放室を的目露土【用計びよは段手る下光翔を題期】 [2000]

り、該半導体層の少なくとも一部分の組成が徐々に変化 **オバブス合き付酵不の遺禽高、ゴ代陪─よろうな心の園 | 対彰半線 , 0 オバブ 人合き千 幹路 , ゴ 代昭 − ぴょうな** 少 へ圏 本菓半刻 、0 されち 加沢 ひん 含多類 本草半 へ 計 多 凌 京午春の土以て2も52かが南本草半刻、おブノ5番 手の為る卡気部で資類な役員ブリン類土最多期本事半の 竣立千谷の望而ご改基の低量。るるで当戸江湖泺な的本 具りよな熱の下以ブバた基づ気精本基端土【8000】 。るれる科を類晶結本革半の貿負フれる5种が生発 のか遠面貴い共士される大中や主義のか違すぐトてスト 、ブのるヤ加汛ブラカ向式散を類晶結本資半式」合選千

よコムニを卡加派を類晶諸本尊半式し合盤千替コ面降式 い) は子皮数を変えて標準した膜を加工した後ょう (4) 墺引き期る卞斉を竣玄千奇の意力の更密部大型ブノて一 B D 、U 式きで知识を期の買りに対き模式干部の意子い なし存効引送玄干替の放基q n l の低量 , C よごとこる 卡加沃多類晶結本草半六し合盤干格ご面除式い) スコ彩 **ホリエ呱を刺さし煙計アえ変を竣玄千舒... J 煙計 J 顛土** 最を鄭本革半の竣玄千谷の意升てせる小変コヶ余を加路 る。InP (100) 面を有する基板にInGaAsの おか面(001) 、おご的表外、打面事基【6000】 °をもまい177

ナン域引アス変を竣立千砕、J域引を頼る下すを竣立十 **啓の意卦の東密韶大却、ℓよコムこるえれるハケトセ**療 、多さし、また、Si基板に低温で膜を形成した後、 。る卞Uゴきブ加洲を期の賈負へ許を竣立干許 の意子いなしない協立不替の改革 s A s Dの低量、O

よこる下加汛を期の貿負に村を竣立千部の意子いなしむ 効引機気干剤の改基の低量、Cもコムニる下加訊を興品 は本事半さし合盤子各コ面除さい)刺 , コジナしエボを期

ホコ状でトミィスコかた<I-I-0>な面式 終動习向衣<II-0>&水面(00I) 、 ご土面(0 01) ,合製る代丁面 (001) 花面蛇基【1100】 。各きひき

0-1-1>軸の成す角が15°から35°であれば、 45°から80°であったり、その伸びている方向と> 込食を気の縛く1-1-0>5向えるバブひ射の子、な を放示コ状でトライスが面式い動 , コ土面 (00 I) 、アバはコニニ。るものされる知识コ状でトライスコ かた< I I − 0 > スイ面がい動むし(科) ご向た< I − I − 0>64面(001) 、コ1面(001)、0まれる効

2 、多動角を気の面 (1001) と面がり刷【2100】

0. 付近より小さくしたり、30. 付近にしたりするこ 。る考丁加汛全面な貿曳るな異の模立千咎、」、首英 ★カ東表表 、0 よごろこる下頭回び内面を向れる下気 ふ面式へ利動、ご耕のこ。るきケ〉き大多恵恵長加向古耕

。る考ケン考大多カ東勇如向式樹、4ケン

の土以晶野元2、社財基類、ピゴトも丁科草半陸合出晶別 の土以元 6 社園本草半るサも 最加 コ土 水基 、 0 ある 4 本 草半砂合小晶風元2 おさま放基素元単が放基の元, ペカ

助い上の類晶は本英半るれる気流の内に選択的に形成される半導体結晶膜の上に他 凸の茂敷、コ更。るきでもコ新るパブでな深コで I、な 類晶結本彰半るパゟ知訊に選択的に形成られる対象 、合衆のこ。各部でおす面除剤の暗凸の羧酸式れき効深 コ行平コ状でトライス、前面かり刺、六ま【4100】 

きア更実も潮洲るれち知洲が耐空コ行平割却ブノ快コ面 。るきでもコ耕る水を放纸な 的財ンストラストランスの大力更はも知识な動品は本本学の特別の

C対を模式干砕の壁雨、ブムニる下去組を類晶結本草半

る。この空科内の出記上アノ人資を強入して上記他の材料の

31見容多期晶結本菓半の實身へ許多竣宝千 許の壁府, C よいれこ。るする資料をもこるバブム含を對エるす具 **幼界盤コ向衣謝な行平割割と面準基刻を類晶詩本尊半さ** 」合雄千替되乱と鄭本英半の竣宝千替の壁而悲コ土面さ い耐るべ面単基される加州で工一は、 と野工る下工加を 半導体層を成長する工程と、該半導体層が成長した基板 む含プリろ鄭上島を鄭本尊半の竣宝千沓の望雨るな異の 瑛宝午替く 基地 一を有する 基板上に 基板と格子 定数 本尊半の明姿本でも加重を始目端上、六ま【8100】 半導体結晶膜を剥離できる。

。るきで知訊

以下の如きより具体的な方法が可能である。該半導体層 が成長した基板を加工する工程において、傾いた面は該 所望の格子定数の半導体膜またはそれを含む層をエッチ - ングすることにより形成されたり、該所望の格子定数の 半導体膜またはそれを含む層をエッチングした後、該エ ッチングした全面上に下地と格子整合した膜を形成して 該傾いた面は形成されたりする。

【0018】該選択成長により形成した半導体結晶膜上 に再度選択成長を施す工程を含めば、より欠陥の少ない 領域を選んで選択成長を施せるので、更に良質の半導体 結晶膜が得られる。この場合、該選択成長により形成し た半導体結晶膜を再度加工した後、該半導体結晶膜上に 再度選択成長したりする。こうして、選択成長プロセス を2度以上繰り返すことにより、より低欠陥の膜を形成 できる。

【0019】該選択成長により形成した半導体結晶膜を 利用の為に剥離する方法としては、該半導体結晶膜を機 械的に剥離したりする。また、該傾いた面に選択的に形 成される半導体結晶膜の上に他の材料の半導体結晶膜を 形成し更にその上に該選択的に形成される半導体結晶膜 に格子整合した半導体結晶膜を形成しつつ該基板と該選 択的に形成される半導体結晶膜との間に部分的に空洞を 形成し、この空洞からエッチング液を導入して該他の材 料の半導体結晶膜をエッチングすることで該半導体結晶 膜を剥離することもできる。

【0020】該基板と格子定数の異なる所望の格子定数 の半導体膜を最上膜として含む半導体層を成長する工程 において、例えば、温度の変化を加える工程を含んで膜 の良質化を図ることができる。

【0021】また、該半導体結晶膜を基準面とほぼ平行 30 な横方向に選択成長する工程において、傾いた面の少な くとも一部を残して選択成長膜が形成され、該選択成長 膜をマスクとしてMBE法、MOCVD法、MOVPE 法、CBE法、或はハイドライドVPE法により該半導 体結晶膜が選択的に形成される様にもできる。

#### [0022]

【発明の実施の形態】以下に本発明の具体的な実施の形 態を図を参照しつつ説明する。

【0023】 (実施例1) 本発明の第1の実施例を図1 から図6を用いて説明する。図1をもって説明する。 【0024】図1の101である(100)面を持つ1 nP基板上に、102に示すInGaAsを形成してい る。InGaAs102のGaの組成は、厚み3μmの 間で0.47から0.62まで変化させ、格子定数を 0.592nmから0.58nmまで変化させている。 この変化によりミスフィット転位が発生し、欠陥が積層 方向に伸びていく。そこで、この欠陥をなるべく低減す る為に、超格子を挿入している。103が超格子で、1 no.38 Gao.62 As (厚さ5nm) とIn

0層行っている。その上に、104のIno.38 0.62 Asを10μm成長し、表面の平坦化および、 貫通転位の低減をはかった。結果として、最上層104 のIno.38 Gao.62 As中の欠陥は105 cm -2 程度となっている。この欠陥は半導体レーザなどを 作製するには多く、この第1の工程だけでは不十分であ る。そこで、次に示す第2の工程を追加する。

【0025】図1にて作製したInGaAs膜104に 通常のホトリソ工程により溝を形成する。図2 (a) が 加工後の形状である。簡単の為に、層104より下の層 103~101を省略している。図2(a)の形状の作 製手順としては、まずInGaAs膜104上にレジス トを塗布し、所望の構成をパターニングする。このレジ ストをマスクとして、InGaAs基板104をエッチ ングし、凸部1と溝2を形成する。ここで使用したエッ チング液は硫酸、過酸化水素水の混合液を使用してい る。この後、全体にSiO2膜を形成し、ホトリソ工程 により、斜面部3と凸部1の肩の部分のSiO2を除去 して、溝2の底部付近と凸部1上にのみSiO2 マスク 4、5を残す。この工程の結果が図2(a)となる。こ こでのプロセスでは、凹凸をInGaAs104中に形 成したが、必ずしもこれに限る訳ではなく、層103、 102まで到達してもよい。

【0026】図2 (a) の様な構成を実現する別の基板 加工法を説明する。リフトオフ法を用いた方法である。 図6をもって説明する。図6 (a) の31は図1のIn GaAs層104に対応した層である。以下の説明では 簡単の為に層104より下の103~101の層を省略 して説明する。層31上にSiО232とレジスト33 を塗布する。この後、図6 (b) に示す様にレジスト3 3をパターニングする。このレジスト33をマスクとし て、SiO232をエッチングする。この時、オーバー エッチングし、レジスト幅より狭くする。この狭くした SiO2 32をマスクとして図6 (d) の34に示す様 に基板であるInGaAs31をエッチングする。さら に、凸部の肩部分にInGaAs31の(100)面を 露出する為に、図6(e)の32に示す様にSiO2を サイドエッチングする。

【0027】この後、図6 (f) の35に示す様にSi O2 を全体に蒸着する。例えば、スパッタとかプラズマ 法などで形成する。最後に、図6(g)の様にレジスト 33のリフトオフで図1に示す様な構成が完成する。こ の様な手法によっても図2(a)の構成を作製できる。 【0028】図2 (a) について詳しく説明する。1は エッチングにより残した凸部で、凸部上面の面指数は (100) 面である。2は溝である。幅は溝上部で10 μmとし、エッチングの深さは5μmとしている。3は エッチングにより形成された面で、組成は図1の層10 4と同じとなる。ここでは、(100)面と斜面部3の o.82 Gao.18 P (厚さ8nm)の繰り返しを1 50 角度θは約45°となる。尚、面3の角度は45°に限

るわけではない。 (100) 面から傾いていることが重要である。4、5は選択成長膜を実現する為のマスクである。ここでは、SiO2を使用している。厚みは50nmである。選択成長膜にはSiNxなども使用可能であり、選択性があれば誘電体に限らない。例えば、誘電体膜だけではなく金属などでもよい。この誘電体膜4、5は斜面からの成長を促進させる目的で形成されている。

【0029】この様な構成を持った基板にInGaAsを成長した例を図2(b)をもって説明する。図2(b)は図1に示した基板上にInGaAs膜7をCBE(有機分子線エピタキシャル)法を用いて成長したところである。基板温度は500℃として、TMIを2.5sccmとし、TEGを2.5sccmとし、AsH3を2sccm流しながら成長している。基板は毎分30回転させている。InGaAsの成長は、SiO24、5が有る部分では成長せず、InGaAsが露出している斜面部3に対応した所に成長する。

【0030】この斜面部3の部分のInGaAsは、先にも述べた様に図1の層104と同じ組成である。この 20成長は、図2(b)の矢印6に示す様に、斜面部3から横方向に成長する部分が主となる。成長させているInGaAsと格子整合しているものとしている。

【0031】この手法のメリットは、欠陥を低減できることにある。図1で説明した様に、図1の層101との層102、103の格子不整合により104の層には欠陥がある。この欠陥は垂直方向には伸びるが横方向には伸びない傾向を示す。よって、図2(b)の6で示す横方向に成長させると、図2(b)の矢印8に示す様に垂直方向には欠陥が伝搬するが、横方向には欠陥は伝搬せず、溝2上に形成されるInGaAs膜7には下地である斜面部3中の欠陥が形成されないこととなる。

【0032】さらに、先にも述べた様に下地である斜面部3のInGaAsと7のInGaAsは格子整合している為、ミスフィット転位は発生しない。この結果、欠陥のない膜が構2に対応した部分に形成されることとなる。溝2を広く取ることにより広い範囲で欠陥の少ない膜7を得られる。尚、横方向成長させる膜7は下地である斜面部3と同じInGaAs材料に限定されるわけではない。下地である斜面部3と横方向成長層7は格子定数が整合していれば、材料、組成は限定されず、成長可能なものであれば使用可能である。

【0033】ところで、図2(c)にも示した様に、(100)面を凸部1の肩の部分に残している理由は、表面の平坦化を補助する為である。(100)面は成長途中で発生するが、初期からあった方が平坦化が促進される。最終的な構成としては図2(c)に示した様な構成とし、7に示す様に結合し表面は平坦化させる。

【0034】以上説明した様に、最初に、平坦な基板上 50

に、該基板とは格子整合せず任意の格子定数を持つ膜を厚く積み、こうして作製された歪みを緩和させた層を加工し、斜面部に横方向成長させることにより、初期基板(図1の101)とは異なる任意の格子定数を持つ良質の半導体結晶が得られる。尚、InGaAsの組成は供給材料の調整、基板温度の制御等により任意に制御可能である。加えて、斜面部から横方向に成長するInGaAsの膜質を更に良くする方法としては、図1で説明した下地基板を作製する時に使用した超格子構造を挟むことも有効である。

【0035】この成長を広い範囲で行う手法について記述する。図2(a)に示した断面構成を有した構成を、図3の9に示した様にストライプ状に形成する。埋め込むことを考慮した場合は、ピッチを制御しておく必必がある。ここでは<0-11>方向に形成した。ここの例では、 $15\mu$ mピッチで形成し、溝間は $10\mu$ mである。この様に等間隔に形成しておくことにより、基板全体を埋めることが可能となる。尚、ここでは図2(c)に示す様に埋め込んだが、必ずしも埋め込まずとも使用可能である。たとえば、図2(b)で示した部分的に形成した膜7を、別の基板に転写することにより、基板では格子定数の異なる領域を部分的に形成することが可能となり、その上にデバイスを作製することも可能である。

【0036】この他の基板の加工方法としては、たとえ ば図4(a)、(b)、(c)などが考えられる。図4 (a) は、凸部の平坦部 (図1の部分1を参照) を除去 した構成であり、(100)面からの欠陥の発生を抑制 できる。また、(100)面からの斜面部11の角度も 低減している。作製効率を考えた場合、斜面部の成長速 度を上げることが必要である。図5(a)はCBE成長 法またはMBE法でGaAsを成長した場合の、(10 0) 面上の成長速度と(100) 面から傾けて行った時 の成長速度について示したものである。 (100) 面か ら傾けた角度が20°付近に速度の遅い面が形成される が、その前後では成長速度は上がり、横方向成長には望 ましい構成である。特に、20°以下の斜面で最も早い 成長速度が得られ、望ましい構成である。CBE法など ではA面とB面の成長速度差は比較的小さく同じ傾向を 示すが、他の方法では異なる。

【0037】図5 (b) はMOVPE法でGaAsを成長した場合の(100)面上の成長速度と(100)面から傾けて行った時の成長速度について示したものである。(100)面から傾けた角度が25°付近に成長速度のピークが形成され、それ以降の角度では成長速度は低下している。(100)面となす角度が45°以下程度の面を用いることが、成長速度が早く、望ましいと考えられる。MOVPEでは、A面、B面の差が比較的大きに、A面(Gaが露出しやすい)の方が速度が早い。

【0038】図5 (c) はハイドライドVPEおよびク

ロライドVPE法でG a A s を成長した場合の成長速度の面依存性を示している。A面上への成長では(1 1 1)面の成長速度が早く、横方向成長には適していると 考えられる。B面方位では(3 1 1)面が速度が早く、望ましい。つまり、成長速度の早い面は成長法により異なり、成長法に従って構造に反映させていくことが必要である。これらの成長速度依存性は、材料に大きくは依存せず、同様の傾向を示す。

【0039】図4(a)の横方向成長用基板の作製法としては、レジスト塗布後、InGaAsのサイドエッチングを利用し、△状の凸部11を作製する。この基板にSiO212を50nm程度形成し、更にレジストを塗布し、O2アッシングにより△状凸部11の山の部分のみ頭出しを行う。この後、ウエットまたはドライによりSiO2をエッチングし、図4(a)の様な構成を作る。

【0040】図4(b)は底部15の選択マスクを除去した構成である。溝の深さ13が成長膜厚にくらべ十分に大きければ、ブリッジ状に成長した膜が底部15に成長する膜の影響を受けずに済む、よって、図4(b)の様に斜面14の下方の一部に選択マスク16を残した構成も考えられる。

【0041】図4(c)は、凸部の平坦面である(100)面の影響を受けない為にSiO217で全体を覆った構成である。斜面19の下方部と底部も選択マスク18で覆われている。この構成も同様に(100)面からの核の発生を抑制できる。

【0042】また、成長膜としては先にも述べた様に実施例1で示したInGaAsに限られるわけではない。本手法の主旨は、基板と格子定数の異なる良質の膜を形成することにある。よって、成長膜としては、第1の工程で成膜された最上面層と格子定数が合えば、Siや、InP、GaSb等の2元系や、InGaAs、GaAsP、InGaP、GaAsSb、InAlAsなどの3元混晶や、AlInAsP、InGaAsP、InGaAsP、InGaAsP、InGaAsP、InGaAsP、InGaAsP、InGaAsP、InGaAsP、InGaAsP、InGaAsP、InGaAsP、InGaAsP、InGaAsP、InGaAsP、InGaAsAlなどの4元混晶が挙げられる。特に格子定数の制御が可能な3元混晶、4元混晶、5元混晶以上は望ましいものである。基本的に成長可能な材料であればよい。また基板としては、InPだけではなく、Si、GaAs、InSb、サファイア、GaN等でもよく、特40に限定されない。

【0043】また、成長の手法としては、CBE法の他に、MBE法、MOCVD法、ハイドライドVPE法などが挙げられる。ただし、図2(b)に形成される溝部への廻り込みを抑制する為、最も望ましい手法としてはビーム系の手法である。具体的にはMBE法、CBE法が挙げられる。

【0044】以上説明した様に、第1の工程として、一 旦平坦な基板上に目的とする格子定数を有する膜を形成 し、その後、第2の工程として、この膜を加工して形成 50 された斜面部に横方向成長させることにより、垂直方向 に進む欠陥を低減し、所望の格子定数を有する任意の膜 を形成することが可能となった。

【0045】(実施例2)図7(a)、(b)と図8を用いて第2の実施例を説明する。実施例2の特徴は、第1の工程で作製する任意の格子定数を有する膜を1nGaAsPとする事、第1の工程でドーパントを高濃度ドーピングすることにより膜質を改善している事、および斜面を有したストライプを形成する伸長方位を実施例1の<0-11>ではなく<0-1-1>に取った事である。

【0046】図7 (a) は第1の工程である所望の格子定数を持つ平坦な膜を形成する工程を説明する図である。111は元の基板である所の(100)面を持つG a A s である。この上に、112のI n G a A s F を F の組成から徐々にF n を増加させて、F な F の組成から徐々にF n を増加させて、F な F に F な F に F を F を F に F を F を F に F を F に F を F に F を F に F を F に F を F に F を F に F を F に F を F に F を F に F を F に F に F に F を F に F を F に

【0047】この後は、実施例1にて示した様に横方向成長を実現するために、基板を加工する。図7(b)をもって説明する。図7(a)の最表面である1nGaAsP115に、通常のホトリン工程により溝42を形成する。通常、この方位は逆メサ形状が形成されることが一般的であるが、硫酸系を使用することにより図7

(b) に示す様な△形状の面を形成できる。△形状を形成した後、全体にSiО₂ 膜を形成し、ホトリソ工程により凸部上方部のSiО₂ を除去している。

【0048】図7 (b) の41はエッチングにより形成した斜面で、(100) 面との角度は30° とした。42は溝である。山の間隔は50μmとしている。尚、41の面の角度は30° に限るわけではない。(100) 面から傾いていることが重要であり、成長速度が早い面が理想的である。43は選択成長膜を実現する為の底部44付近に形成されたマスクである。ここでは、SiN×を使用している。その膜厚は200nmとしている。【0049】この様な構成を持った基板に1nGaAsPを成長した例を図8をもって説明する。図8は図7(b)に示した基板上に1nGaAsPを成長したのところである。TMIとTEG、AsH3、PH3を用いて成長している。inGaAsPは、SiO2が有る部分43では成長せず、下地の1nGaAsP115が露出している部分から成長す

る。この結果、図7 (b) の41に示す斜面部から成長が発生し、図8に示す様に、お互いに接合しほば平坦化する。成長させているInGaAsP45は斜面部41 のInGaAsPと格子整合している。

【0050】本実施例も、実施例1と同様に、斜面から発生した横方向成長であるため欠陥は伝搬せず、成長した膜には欠陥が及ばない。また、斜面部41の結晶と45の結晶は格子整合してる為、ミスフィット転位も発生しない。よって、溝部42上の膜42には欠陥のない良質の膜が形成される。

【0051】さらに、横方向成長させるInGaAsPの膜質を向上させる手法としては、図7 (a)にて説明した下地基板を作製する際のSeのドーピングを行ってもよい。尚、InGaAsP45の組成は、供給材料の調整、基板温度の制御等により任意に制御可能である。この様な断面構成を有した構成をGaAsウエハに、<0-1-1>方位に沿ってストライプ状に形成しておくことにより、基板全体を埋めることが可能となる。

【0052】以上説明した様に、実施例1に示したInGaAs膜だけではなく、InGaAsPの四元系においても、平坦面に積層する第1の工程と、第1の工程で作製した膜を加工し、横方向成長により埋め込む第2の工程とにより、良質の膜を形成できる。また、基板の加工方位も順メサ方向に固定されるわけでなく、加工法を選ぶことにより逆メサ方向<0-1-1>も選択できる。尚、ドーパントはSeに限るものではない。Si、Be等も使用可能である。

【0053】 (実施例3) 図9から図11を用いて本発 明の第3の実施例を示す。実施例3は、第1の工程で作 製した膜を加工した後、その上に成長し、(100)面 30 となす角度が緩やかな斜面を形成する工程を含む実施例 である。図9は第1の工程について説明している。12 1は基板であるところのSiである。この上に、Siと 格子整合していないInGaP122を低温にて直接形 成し、PH3をあてながら基板温度を700℃と400 **℃の間を上げ下げしている。この手法によりInGaP** 122の結晶化を促進すると共に、Si121との格子 緩和をはかっている。この後、InGaAs膜(厚さ1 Onm) とInGaP膜(厚さ10nm)を10回繰り 返して形成した超格子層123を形成し、最後に、12 4に示す In GaPを 5μm形成する。この結果、最上 層に良質のInGaPを得ることができた。この後、I nGaP124をウエットエッチングにより加工した。

【0054】図10と図11を用いて本実施例の第2工程を説明する。図10061は第10工程の説明で示した最上層124である。InGaP61を加工することにより、ウエハ内に高さ約 $1\mu$ mの三角状の突起62を設けている。この突起62の斜面の角度は45°と比較的大きい。本成長法はCBE法で成長している為、横方向の成長速度の早い(100)面となす角が20°以下 50

の斜面を形成する為に、InGaP61と格子整合した InGaP0成長を行っている。図10063、67は それぞれ厚さ $0.5\mu$ mずつInGaPを成長した時の 成長形状の変化を示す。成長が進むに従い形成される斜面の角度は緩くなり、最終的な斜面640角度は20°以下となっている。

【0055】図11に示す様に、この上にSiO2のマスク65を形成した後、InGaPに整合したInGaAsP66を成長した。成長はCBE法を用いてTMI、TEG、AsH3とPH3で行っている。斜面64への横方向成長によりSiO265上に成長したInGaAsP膜66には良質の結晶が得られた。一方、(100)面69上に形成された部分は貫通転位が形成されるが、この部分に関しては使用しないので問題ない。

【0056】以上説明した様に、CBE法を用いた場合は、成長により斜面の角度を低減した結果、より成長速度の早い面を得ることが可能となった。他の成長方法の場合は斜面の角度等の構成が異なる。

【0057】(実施例4)第4の実施例は、第2の工程における基板の加工方法について工夫した例である。ウエハ面内でストライプを形成する方位を回転させることにより、より横方向成長速度の早い面を出し、ストライブ間の溝の埋め込みを実現した例である。

【0058】図12を説明する。70は(100)面を持つGaAsウエハを上から見たものである。この上にSiO2マスクを形成し、その上のInPの横方向の成長速度を評価した。71は方位<0-1-1>を示し、72は<0-11>を示している。71の方位から72の方位に、73の矢印の様に方向を変えて成長速度を測定した。結果を図13に示す。

【0059】縦軸は成長速度で、横方向は図12に示す 角度  $\theta$  である。横方向の成長速度は、<0-1-1>方 位から離れるに従い上がり、10°から45°付近でピ ーク74を持つ。45°付近で低下し、それを過ぎると 55°から75°付近で2つ目のピーク75を持つ。こ の結果から、横方向の成長速度は、ストライプの方位が 10°から45°と55°から75°を取るときに早い ことが分かる。

【0060】そこで、実施例1と同じ第1の工程を経た膜を、この方位に斜面ができる様にストライプを形成し、InGaAsを成長させた。図14をもって説明する。ストライプを77に示す様に傾けると、ストライプの斜面が横方向の成長面となる。78の方向から見た断面形状は、図2(a)とほぼ同様の構成となり大きな差はなかった。その斜面の成長速度は、<0-1-1>方向への成長速度よりも、約2倍早く溝を埋めることが出来た。

【0061】以上説明した様に、ストライプの方向を変え、成長速度が早い面を斜面に出すことにより、埋め込みを早くすることが可能となる。

【0062】 (実施例5) 第5の実施例は、第2工程後の基板の転写法について記述する例である。図15と図16(a)、(b)を用いて説明する。図15において、81は第1の工程を経た基板であるところのInGaP膜である。加工の形状は、構底部にSiO2を形成した構成である。83は下地81と格子整合した格子定数0.58nmのInGaPであり、84はA1GaInAsであり、85はInGaPでありこれは下地のInGaP膜83に整合している。

【0063】AIGaInAsとInGaPは、硫酸系エッチャントで選択性がある。よって、82の空洞領域からエッチング液を入れ、88の隙間部分からAIGaInAs層84をエッチングすることにより、InGaP85を剥離して利用しようとする考えである。剥離する際は、図16(a)に示す様に基体となる87、例えばSi、InP、ガラス等に図15で示す基板構造86全体を貼り付けた後に、エッチング液でAIGaInAs84をエッチングする形となる。結果として図16(b)に示すように、基体87にInGaP85が形成できる。

【0064】図15に示した様に、本実施例により形成される任意の格子定数を持つ膜83は、ブリッジ状に結晶が形成される為、隙間82からエッチング液を入れることが可能となる。よって、容易に任意の格子定数を有した基板85を、例えばガラスの上に形成して、SOIを実現したり、Si等の半導体基板上に良質の膜を形成することが可能となる。

【0065】基本的な考えは、選択性のある膜を積層構成し、エッチングすることにあり、図15に示したInGaPとAlGaInAsの組み合わせに限定している訳ではない。選択性のある組み合わせを設定することが重要である。

【0066】以上説明した様に、加工した基板の斜面上に横方向成長により膜を形成し、空洞を形成することにより、エッチング液を導入することが可能となる。この結果、良質の膜をウエットエッチングというダメージの少ない形成法で作製することが実現可能となる。尚、ここではウエットエッチング法を用いたが、機械的に剥離してもよい。図15にも示した様に空洞82があることから機械的にも弱いと考えられる。よって、剥離可能で40あり、比較的容易に実現可能である。

【0067】図16 (b) で転写した格子定数0.58 μmのInGaP膜85を用いて、キャリア閉じ込めの良く高温動作を実現した半導体レーザの例を共振器方向断面図である図17を用いて示す。図17において、91はInGaPを含んだ基体である。この上に、92に示すクラッドであるn-Ino.35 Alo.65 Asを形成している。InPに整合した場合ではこの組成を使うことが出来ない。InPに整合した時よりAlの組成が増加している結果、InAlAsのバンドギャップ 50

【0068】この構成のメリットは、格子定数を0.58nmと小さくすることが可能となった為、クラッド92、96にバンドギャップの大きなInAlAsが使用可能となり、伝導帯の活性層98とバリア層99のエネルギー差△Ecを0.54eVと大きくとれる。その為、電子の閉じ込めを改善でき、高温時におけるキャリアの漏れが少なく安定動作可能なレーザが実現できる。尚、一般的に用いられているInGaAsPバリアの伝導帯の活性層とバリア層のエネルギー差は0.15eVと小さく、温度特性が悪い。この様に、格子定数を制御することで、光デバイスおよび電子デバイスの特性を改善することが出来る。

【0069】尚、ここでは図16(b)に示した転写したInGaP膜85上へレーザ構成を形成したが、図15の基板構造上に直接半導体レーザを成長してもよい。【0070】(実施例6)第6の実施例は、第1の工程、第2の工程を経て作製された任意の格子定数を持つ膜を、より欠陥の少ないものにする為の工程を含む例である。図18は図15と同様の構成を示す図である。この構成で、斜面部131に示す領域の垂直方向の膜は下地層(InGaP)81からの欠陥が伝搬することが多く、最上層85の斜面部131の垂直方向に対応した領域132は部分的に質が落ちる。本実施例はこれを低減する工程を含むものである。

【0071】図19をもって説明する。図19は、図18の構成をより広い視野で見た図である。81は図18と同じく1nGaPの凸部を示しており、82は溝部を示している。133はSiO2である。81の斜面部の垂直方向にある層85は欠陥が入り質が低下するので、図19に示す様に、凸部81上に対応する領域にSiO2134を形成し、欠陥が入っている部分からの成長を選択的に行う様にする。この結果形成された136の層は、より欠陥が少ないものとなる。尚、領域136と領域135の格子定数は基本的に同じである。ただし、領域136が薄い場合に多少組成がずれて歪みが入っても、欠

陥が入らなければよい。

【0072】この様に、図18に示す層85上に、Si O2 を用いてマスク134をし、良質の膜のみを選択成 - 長することにより、欠陥をより低減することが出来る。 【0073】図20 (a)、(b) は同様の目的の為の 他の工程を示す。図20(a)は、図18の最上層85 を別基板に転写した後の図である。87に示す基板は、 Si、InP等の半導体やガラスでよい。図20(a) に示した層85中の141は、図18にて説明した欠陥 の入り易い凸部81に対応した領域を示している。この 10 欠陥の入り易い領域からの成長を抑制する為に、図20 (b) では、この領域141をエッチングして除去し、 欠陥の入っていない領域144のみを図20(b)に示 す様に台形状に形成ししている(145はこのエッチン グ部に形成したSiО2 のマスクである)。この後は、 選択成長により台形斜面からの横方向成長142を行っ て欠陥のない膜143を形成する。当然のことながら1 44の膜と143の膜は格子定数が同じことが望まし い。尚、図20 (a) の様に転写した後に、141に対 応した部分にSiO2を形成して図19に示した様な横 20 方向成長により膜を形成してもよい。

【0074】図21(a)、(b)は、図18に示した85の層を全面に形成する前に途中で止めて、これを種結晶とする工程について説明している。図21(a)は、図18に示した工程において層85を全面に形成せずに、途中で止め、別基板87に転写したものを示している。141は転位が多い部分である。図21(b)の146は選択マスクSiNxをこの欠陥領域1.41からの成長を避ける様に形成したもので、この後、半導体膜147を選択成長して形成する。この方法でも比較的欠30陥の多い部分141からの成長は抑制され、良質の膜147を基板87上に形成することが可能となる。尚、良質の膜147は基板全体にある必要はない。

【0075】以上説明した様に、欠陥の入った領域を除去または避けて、選択成長を1回以上実行することにより、基板全面に良質の膜を作製できる。

#### [0076]

【発明の効果】以上説明した様に、本発明による半導体 薄膜構造においては、(100)面等の基準面から傾い た面に下地の半導体膜とほぼ格子整合した半導体結晶膜 40 を横方向成長で形成するので、ミスフィット転位の発生 が抑えられると共に貫通転位の発生が抑えられて、元の 基板とは格子定数の異なる所望の格子定数を持つ良質の 半導体結晶膜が得られる。

#### 【図面の簡単な説明】

【図1】図1は、本発明の第1の実施例において基板上 に格子定数を異ならせた膜を形成した基板構造の断面図 である。

【図2】図2は、本発明の第1の実施例において横方向 成長が行なわれるマスクを持つ基板の断面図(a)、そ 50 の基板の斜面上に所望の格子定数の半導体結晶膜の横方 向成長が進行する様子を示す断面図 (b)、及び基板の 斜面に横方向成長が行なわれて平坦面が形成された様子 を示す断面図 (c) である。

18

【図3】図3は、本発明の第1の実施例において使用されるストライプ状の凸部を持つ基板の平面図である。

【図4】図4は、本発明の第1の実施例において横方向成長が行なわれるマスクを持つ基板の変形例を示す断面図である。

【図5】図5は、幾つかの成長法において成長速度と傾斜面の基準面からの角度との関係を示すグラフである。

【図6】図6は、本発明の第1の実施例において横方向成長が行なわれるマスクを持つ基板の加工法の1つの工程を示す断面図である。

【図7】図7は、本発明の第2の実施例において基板上に格子定数を異ならせた膜を形成した基板構造の断面図(a)、及び横方向成長が行なわれるマスクを持つ基板の断面図(b)である。

【図8】図8は、本発明の第2の実施例においてマスクを持つ基板の斜面上に所望の格子定数の半導体結晶膜の横方向成長が行なわれて平坦面が形成された様子を示す断面図である。

【図9】図9は、本発明の第3の実施例において基板上 に格子定数を異ならせた膜を形成した基板構造の断面図 である。

【図10】図10は、本発明の第3の実施例において横 方向成長が行なわれるマスクを持つ基板の成長による形 成工程を示す断面図である。

【図11】図11は、本発明の第3の実施例において基 板の斜面に所望の格子定数の半導体結晶膜の横方向成長 が行なわれる様子を示す断面図である。

【図12】図12は、ウエハ面内で凸状ストライプを形成する方位を回転させることを示す図である。

【図13】図13は、ウエハ面内で凸状ストライプを形成する方位を回転させることで横方向成長速度が如何に変化するかを示す図である。

【図14】図14は、本発明の第4の実施例において使用されるストライプ状の凸部を持つ基板の平面図である。

【図15】図15は、本発明の第5の実施例において基板の斜面に所望の格子定数の半導体結晶膜の横方向成長が行なわれて空洞を形成しつつ平坦面が形成された様子を示す断面図である。

【図16】図16は、本発明の第5の実施例において基板の斜面に横方向成長されて形成された所望の格子定数の平坦膜を他の基板に転写する工程を示す断面図である。

【図17】図17は、本発明の第5の実施例において他の基板に転写された平坦膜を用いて形成された半導体レーザの共振器方向の断面図である。

【図18】図18は、第1の工程、第2の工程を経て作製される任意の格子定数を持つ膜を、より欠陥の少ないものにする為の工程を含む第6の実施例の基板構造の断面図である。

【図19】図19は、第6の実施例の更に欠陥の少ない 任意の格子定数を持つ膜を形成する工程を説明する断面 図である。

【図20】図20は、第1の工程、第2の工程を経て作製される任意の格子定数を持つ膜を、より欠陥の少ないものにする為の工程を含む他の実施例の工程を説明する 10 断面図である。

【図21】図21は、第1の工程、第2の工程を経て作製される任意の格子定数を持つ膜を、より欠陥の少ないものにする為の工程を含む更に他の実施例の工程を説明する断面図である。

#### 【符号の説明】


- 1、11、14、62 ストライプ状凸部
- 2、42 ストライプ状構
- 3、19、34、41、64、131 凸部の斜面 (エッチング面、成長面)
- 4, 5, 12, 16, 17, 18, 43, 65, 13
- 3、134、145、146 マスク (選択成長膜)
- 6 横方向成長方向
- 7、45、6.6、83 横方向成長膜(表面)
- 8 垂直方向矢印
- 9、77 ストライプ
- 13 溝の深さ
- 15、44 溝の底部
- 32, 35, 133, 134 SiO<sub>2</sub>


- 33 レジスト
- 63、67 成長面 (InGaP)
- 69 (100)面
- 74、75 ピーク
- 82 空洞領域
- 83,85 InGaP
- 84 AlGainAs
- 86 基板構造
- 88 隙間
- 0 87 基体
  - 91 InGaPを含む基体
  - 92、96 InAlAsクラッド
  - 93、95 光閉じ込め層
  - 94 活性領域
  - 97 コンタクト層
  - 98 活性層
  - 99 バリア層
  - 101 (100) 面を持つInP
  - 102、112 組成比の変化するInGaAs
- 20 103、114、123 超格子層
  - 111 (100) 面を持つGaAs
  - 113 SeドープされたInGaAs
  - 115 InGaAsP
  - 121 Si基板
  - 122 Si基板と格子緩和されたInGaP
  - 124 InGaP
  - 132、141 斜面部と垂直方向に対応する領域
  - 135、144 欠陥の少ない領域
  - 136、143、147 繰り返し成長された半導体

#### 30 賭

142 横方向成長










OF

【図3】







[図4]




)


[図5]








【図6】




[図7]




(図11) (図12) (0-1-1) 71 72 65 65 70 70


[図13]




[図14]




[図15]




[図16]




[図17]




[図18]




[図19]



[図20]



[図21]



#### フロントページの続き

F 夕 一 ム (参考) 5F045 AA03 AA04 AC02 AC07 AF03 AF04 AF05 AF09 AF13 AF14 BB12 DA52 DA53 DA54 DB02 HA12 5F052 KA02

5F103 AAO4 AAO5 DDO1 GGO6 HHO3 HHO7 PPO6 RRO6